트위스트 비트 라인 구조의 메모리 장치의 웨이퍼 번-인테스트 방법

Wafer burn-in test method for twist bit line memory device

Abstract

본 발명은 트위스트 비트 라인 구조의 메모리 장치의 웨이퍼 번-인 테스트 방법이 개시된다. 메모리 셀 어레이 블락 내 비트 라인들의 트위스트 포인트를 기준으로 하여 워드 라인들을 정상 워드 라인 블락과 트위스트 워드 라인 블락으로 나누고 비트 라인들을 순차적으로 이븐-비트 라인과 오드-비트 라인으로 나눈다. 정상 워드 라인 블락 내 메모리 셀들로 데이터 기입 시, 이븐-비트 라인과 오드-비트 라인으로 동일한 로직 레벨을 인가하여 인에이블되는 워드 라인들과 연결되는 메모리 셀들로 해당 로직 레벨을 기입한다. 트위스트 워드 라인 블락 내 메모리 셀들로 데이터 기입 시, 이븐-비트 라인과 오드-비트 라인으로 서로 다른 로직 레벨을 인가하여 인에이블되는 워드 라인들과 연결되는 메모리 셀들로 해당 로직 레벨을 기입한다. 트위스트 비트 라인, 웨이퍼 번-인 테스트, 이븐-비트 라인, 오드-비트 라인

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (0)

    Publication numberPublication dateAssigneeTitle

NO-Patent Citations (0)

    Title

Cited By (0)

    Publication numberPublication dateAssigneeTitle