디지탈신호처리동작실행방법및디지탈신호처리기

Abstract

본 발명은 두 개의 곱셈 누적 동작들이 하나의 기계 싸이클에서 수행되는 디지탈 신호 처리기에 관한 것이다. 주된 처리 루프내에서 최하위 어드레스 비트가 "Don't care"로 고려되어지기 때문에, X 및 Y 메모리들의 두 개의 데이터 워드들을 어드레싱하기 위해서는 하나의 어드레스 발생 유닛만이 필요하므로, 메모리에 대한 액세스 동작은 한번에 두 개의 출력 데이터 워드들을 결과로 얻어지게 한다.

Claims

Description

Topics

    Download Full PDF Version (Non-Commercial Use)

    Patent Citations (0)

      Publication numberPublication dateAssigneeTitle

    NO-Patent Citations (0)

      Title

    Cited By (0)

      Publication numberPublication dateAssigneeTitle